CPU 패키지는 실리콘 다이를 메인보드 소켓에 연결하면서 전력과 신호, 열이 지나갈 길을 만든다. 다이 위 회로가 아무리 좋아도 패키지가 충분한 전류를 넣어 주지 못하거나 메모리와 I/O 신호를 제대로 전달하지 못하면 제품으로 동작하지 않는다. 같은 다이라도 패키지가 달라지면 낼 수 있는 성능이 달라진다.
패키징 방식
- 모놀리식
- 코어·캐시·메모리 컨트롤러·I/O를 한 다이에 넣는다
- 칩렛
- 기능을 여러 다이로 나누고 패키지 인터커넥트로 연결한다
- 2.5D
- 여러 다이를 인터포저 위에 나란히 배치
- 3D 적층
- 캐시나 로직을 수직으로 쌓는다. 열 경로가 복잡해진다
모놀리식 설계는 코어와 캐시, 메모리 컨트롤러, I/O 기능을 하나의 큰 다이에 넣는다. 칩렛 설계는 이 기능을 여러 다이로 나누고 패키지 안의 인터커넥트로 이어 붙인다. 작은 다이를 조합하면 수율을 올리고 제품 구성을 유연하게 가져갈 수 있다. 대신 다이 사이 지연시간과 대역폭, 전력, 그리고 소프트웨어가 보게 되는 토폴로지를 함께 관리해야 한다.
인터포저와 유기 기판, 실리콘 브리지는 다이 사이의 신호 밀도와 거리를 조절하는 수단이다. 2.5D 패키징은 여러 다이를 인터포저 위에 나란히 놓고, 3D 적층은 캐시나 로직을 수직으로 쌓는다. 적층은 연결 거리를 줄이고 밀도를 높이지만, 그만큼 열이 빠져나갈 경로가 복잡해진다.
통합 히트스프레더(IHS)는 작은 다이의 열을 넓은 쿨러 베이스로 퍼뜨리고 다이를 물리적으로 보호한다. 열은 다이와 IHS 사이를 지나고, 다시 IHS와 쿨러 사이를 지난다. 이 두 접합의 써멀 인터페이스와 장착 압력이 전체 열저항을 좌우하므로, 쿨러만 바꿔서는 해결되지 않는 구간이 생긴다.
칩렛 경계를 넘는 메모리 접근과 캐시 통신은 항상 같은 비용이 아니다. 작업이 어느 코어와 어느 메모리에 배치되는지, 공유 캐시와 인터커넥트가 어떤 구조인지에 따라 지연시간이 달라진다. 코어 수만 보고 판단하면 실제 체감을 놓치는 이유다.
다이 연결 방식과 소켓은 다른 경계다
Intel의 EMIB는 기판에 넣은 실리콘 브리지로 인접 다이를 연결하는 기술이고, Foveros 계열에는 다이를 수직으로 연결하는 적층 기술이 있다. 이들은 패키지 내부의 연결 방법을 설명한다. 메인보드에서 사용하는 소켓이나 PCIe 슬롯과는 다른 계층이므로 칩렛 구조라는 이유만으로 사용자 교체 가능한 부품이 되는 것은 아니다.
칩렛을 나누면 연산 다이와 I/O 다이에 서로 다른 공정을 적용할 수 있다. 다만 작은 다이의 수율 이점과 별개로 패키지 조립·접속·시험 비용이 들기 때문에, 칩렛이라는 사실만으로 완제품이 더 저렴하거나 전력을 덜 쓴다고 일반화할 수 없다.