Double Data Rate(DDR) SDRAM은 클럭의 상승과 하강 에지에서 데이터를 전송한다. DDR2·DDR3·DDR4·DDR5는 전송률 숫자만 올린 같은 규격이 아니다. 전압, Prefetch, 뱅크 구조, 신호와 모듈 전원 관리가 함께 바뀌었고, 그 차이가 세대를 가른다.
세대 차이
- 전압
- 세대가 오르며 낮아졌다
- Prefetch
- 세대별로 한 번에 가져오는 폭이 늘었다
- 전송률 표기
- DDR5-5600은 5600 MT/s로 쓴다
- 호환성
- 세대 간 물리·전기적으로 호환되지 않는다
| 세대 | 대표 데스크톱 DIMM 핀 | 대표 동작 전압 | Prefetch |
|---|---|---|---|
| DDR | 184 | 2.5V | 2n |
| DDR2 | 240 | 1.8V | 4n |
| DDR3 | 240 | 1.5V | 8n |
| DDR4 | 288 | 1.2V | 8n |
| DDR5 | 288 | 1.1V | 16n |
핀 수가 같다고 세대를 섞을 수는 없다. DDR2와 DDR3, DDR4와 DDR5는 노치 위치와 전기 규격이 달라 물리적으로 맞지도 않고 전기적으로도 호환되지 않는다. 노트북 SODIMM은 데스크톱 DIMM과 핀 수·크기가 다르며, 세대별로 노치가 따로 있다.

DDR4와 DDR5 UDIMM은 모두 288핀급이지만 키 노치 위치가 달라 같은 슬롯에 장착되지 않는다. 정확한 제조 치수는 JEDEC 모듈 기계 규격을 우선한다.
DDR5는 한 DIMM의 64bit 데이터 경로를 두 개의 32bit 서브채널로 나눈다. PMIC와 SPD Hub도 모듈 안에 두어 전원과 관리 기능을 가까이 둔다. 뱅크 그룹 수와 Burst Length가 늘어나면 높은 데이터 전송률에서 더 많은 작업을 병렬로 처리할 수 있다. 그렇다고 이 변화가 모든 접근의 지연시간을 자동으로 줄이는 것은 아니다.
세대 표의 전압과 핀 수는 일반적인 비ECC UDIMM 기준이다. 등록형 서버 모듈과 저전압 파생 규격은 별도 조건을 가지므로 같은 세대 안에서도 표의 값을 그대로 적용할 수 없다. 플랫폼 자체도 CPU IMC와 메인보드 슬롯이 특정 DDR 세대에 맞게 설계되므로, 지원 세대를 먼저 맞춰야 한다.
DDR5 서브채널과 듀얼 채널
DDR5 DIMM 하나에 두 개의 32bit 서브채널이 있다는 말은 DIMM 하나로 일반 데스크톱의 두 메모리 채널을 모두 채웠다는 뜻이 아니다. 비ECC 모듈 하나의 데이터 폭 합계는 여전히 64bit이며, CPU의 다른 채널에도 모듈을 연결하면 사용할 수 있는 총 데이터 경로가 추가된다.
예를 들어 5600 MT/s에서 64bit 데이터 경로 하나의 이론 대역폭은 5600 × 8 = 44,800 MB/s, 즉 44.8 GB/s다. 같은 폭의 경로 두 개가 동작하면 합계는 89.6 GB/s다. 명령 간격, 리프레시와 접근 패턴을 제외한 계산이므로 실제 프로그램의 전송량은 이 값보다 낮다.
함께 읽기: 메모리 채널·랭크·토폴로지, 메모리 타이밍과 실제 지연시간, CPU·메인보드·메모리 호환성